#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平8-237239

請求項の数22 OL (全 25 頁)

最終頁に続く

(43)公開日 平成8年(1996)9月13日

(51) Int.Cl. <sup>8</sup>	識別記	号 庁内整理番号	FΙ		技術表示箇所
H04L 7	7/033		H04L 7/0	12 B	
HO3L 7	7/00		H03L 7/0	00 B	
H04L 25	5/40	9199-5K	H04L 25/4	10 D	

審査請求 有

(21)出願番号	特願平7-282034		(71) 出願人	000005108
(62)分割の表示	特願平1-141016の分割			株式会社日立製作所
(22)出願日	平成1年(1989)6月5日			東京都千代田区神田駿河台四丁目6番地
			(72)発明者	加沢 徹
				東京都国分寺市東恋ケ窪1丁目280番地株
		2		式会社日立製作所中央研究所内
			(72)発明者	宮本 宜則
				東京都国分寺市東恋ケ窪1丁目280番地株
				式会社日立製作所中央研究所内
			(72)発明者	鈴木 俊郎
				東京都国分寺市東恋ケ窪1丁目280番地株
				式会社日立製作所中央研究所内
		[	(7.4) (P-TH I	<b>金田十</b> 小川 勝用


(54) 【発明の名称】 タイミング抽出回路、それを利用した通信システム及びタイミング抽出方法並びに通信装置

## (57)【要約】

【目的】多値伝送符号を適用した時に正しいクロックが抽出でき、且つ、数メガビット・バー・セカンド以上の高速伝送にも適用でき、実現回路のLSI化に適したタイミング抽出方式を提供することである。

【構成】所定のボーレートをもち、かつ、該ボーレートの整数倍の周波数タイミングで基準レベルとのクロスタイミングが発生する多値信号から該ボーレートのクロックを抽出し、該クロックに応じて上記多値信号から識別データを得るためのタイミング抽出方法において、上記多値信号と所定のしきい値とのクロスタイミングを検出し、前記多値信号から生成された微分信号が所定のしきい値領域外のときに制御信号を生成し、前記クロスタイミングと上記制御信号との演算結果をもちいて、前記データ離別点に同期したボーレートクロックの生成し、上記ボーレートクロックを用いて、上記多値信号から識別データを抽出するようにしたことを特徴とするタイミング抽出方法。

図 1



#### 【特許請求の範囲】

【請求項1】所定のボーレートで送出され、該ボーレー トの整数倍の周波数タイミングに基準レベルとのクロス タイミングが発生する多値信号から該ボーレートのクロ ックを抽出し、該クロックに応じて上記多値信号から識 別データを得るためのタイミング抽出回路において、 上記多値信号と所定のしきい値とのクロスタイミングを 検出するための検出器と、上記多値信号から識別データ を出力するための識別手段と、前記多値信号から前記微 分信号を生成するための微分回路と、上記微分信号が所 10 定のしきい値領域外のときに制御信号を生成する手段 と、前記検出器から出力されるクロスタイミングと上記 制御信号との演算結果を前記同期制御回路に入力するゲ ート回路とから構成され、上記多値信号の微分信号に応 じて生成した制御信号と上記クロスタイミングとに応じ た信号を出力する判定回路と、上記判定回路からの出力 信号に応じて、所定の初期位相をもつボーレートクロッ クの位相制御をおとない、上記識別手段に供給するボー レートクロックを生成するための同期制御回路とから構 成されることを特徴とするタイミング抽出回路。

【請求項2】所定のボーレートで送出され、該ボーレー トの整数倍の周波数タイミングに基準レベルとのクロス タイミングが発生する多値信号から該ボーレートのクロ ックを抽出し、該クロックに応じて上記多値信号から識 別データを得るためのタイミング抽出回路において、

上記多値信号と所定のしきい値との第1クロスタイミン グを検出するための第1検出手段と、上記第1検出手段 にスイッチ手段を介して接続され、上記第1演出手段か らの出力に同期して、上記ボーレートクロックを出力す るための同期制御手段と、上記ボーレートクロックを用 いて上記多値信号から識別データを抽出するための識別 手段と、上記多値信号に所定処理を行うことによって生 成される制御信号に応じて上記スイッチ手段の切替え制 御をおこなうための位相制御手段とから構成されること を特徴とするタイミング抽出回路。

【請求項3】前記位相制御手段が、前記多値信号を第1 のしきい値を用いて全波整流するための整流手段と、該 整流手段からの出力と第2のしきい値との第2クロスタ イミングを検出する第2検出手段と、上記第2クロスタ イミングに応じて、前記スイッチ手段を切替えるスイッ チ制御手段とから構成されることを特徴とする請求項第 2項記載のタイミング抽出回路。

【請求項4】所定のボーレートで送出され、該ボーレー トの整数倍の周波数タイミングに基準レベルとのクロス タイミングが発生する多値信号であって、所定の同期バ タンとデータとを含む伝送フレーム単位で送出される多 値信号から該ボーレートのクロックを抽出し、該クロッ クに応じて上記多値信号から識別データを得るためのタ イミング抽出回路において、

上記多値信号と所定のしきい値とのクロスタイミングを 50 ム。

検出するための検出手段と、該検出手段にスイッチ手段 を介して接続され、上記検出手段からの出力に同期し て、第1ボーレートクロックを出力するための同期制御 手段と、上記多値信号から識別データを抽出するための 識別手段と、上記第1ボーレートクロックと位相の異な る少なくとも1つの第2ボーレートクロックを生成し、 上記識別データから抽出されるフレーム同期パタンに応 じて、上記識別手段に供給するボーレートクロックを選 択し、選択された上記第1または第2のボーレートクロ ックを用いて上記スイッチ手段の切替え制御をおこなう ための選択手段とから構成されたことを特徴とするタイ ミング抽出回路。

【請求項5】前記選択手段が、前記第1ボーレートクロ ックと位相が異なる前記第2のボーレートクロックを生 成するための手段と、上記第1ボーレートクロックと上 記第2のボーレートクロックとを選択的に出力するセレ クタ手段と、前記識別手段から出力される識別データの フレーム同期パタンと所定の同期パタンとが異なる場合 に、上記セレクタを切替え制御する判定手段と、上記選 択手段からの出力に応じて、上記検出手段の出力を前記 同期制御手段に入力する切替え手段とを備えたことを特 徴とする請求項第4項記載のタイミング抽出回路。

【請求項6】前記タイミング抽出回路が、データ識別に 用いる所定のボーレートの整数倍周期のクロスタイミン グをもつ多値信号を送信するための送信回路と同一半導 体基板上に形成されたことを特徴とする請求項第5項記 載のタイミング抽出回路。

【請求項7】送信装置と受信装置が通信回線を介して接 続され、該送信装置が、データを所定のボーレートで、 かつ、該ボーレートの整数部の周波数タイミングで基準 レベルとのクロスタイミングが発生する多値信号として 送信し、上記受信装置が上記多値信号から上記ボーレー トのクロックを抽出し、該クロックに応じて上記多値信 号から識別データを得るようにした通信システムにおい

上記受信装置が、上記多値信号と所定のしきい値とのク ロスタイミングを検出するための検出器と、上記多値信 号から識別データを出力するための識別手段と、前記多 値信号から前記微分信号を生成するための微分回路と、 上記微分信号が所定のしきい値領域外のときに制御信号 を生成する手段と、前記検出器から出力されるクロスタ イミングと上記制御信号との演算結果を前記同期制御回 路に入力するゲート回路とから構成され、上記多値信号 の微分信号に応じて生成した制御信号と上記クロスタイ ミングとに応じた信号を出力する判定回路と、上記判定 回路からの出力信号に応じて、所定の初期位相をもつボ ーレートクロックの位相制御をおこない、上記識別手段 に供給するボーレートクロックを生成するための同期制 御回路とから構成されることを特徴とする通信システ

【請求項8】送信装置と受信装置が通信回線を介して接 続され、該送信装置が、データを所定のボーレートで、 かつ、該ボーレートの整数倍の周波数タイミングで基準 レベルとのクロスタイミングが発生する多値信号として 送信し、上記受信装置が上記多値信号から上記ボーレー トのクロックを抽出し、該クロックに応じて上記多値信 号から識別データを得るようにした通信システムにおい

上記受信装置が、上記多値信号と所定のしきい値との第 1クロスタイミングを検出し、出力するための第1検出 10 手段と、上記第1検出手段にスイッチ手段を介して接続 され、上記第1検出手段からの出力に同期して、上記ボ ーレートクロックを出力するための同期制御手段と、上 記ボーレートクロックを用いて上記多値信号から識別デ ータを抽出するための識別手段と、上記多値信号に所定 処理を行うことによって生成される制御信号に応じて上 記スイッチ手段の切替え制御をおとなうための位相制御 手段とから構成されることを特徴とする通信システム。 【請求項9】前記位相制御手段が、前記多値信号を第1 のしきい値を用いて全波整流するための整流手段と、該 20 整流手段からの出力と第2のしきい値との第2クロスタ イミングを検出する第2検出手段と、上記第2クロスタ イミングに応じて、前記スイッチ手段を切替えるスイッ チ制御手段とから構成されることを特徴とする請求項第 8項記載の通信システム。

【請求項10】送信装置と受信装置が通信回線を介して 接続され、該送信装置が、データを所定のボーレート で、かつ、該ボーレートの整数倍の周波数タイミングで 基準レベルとのクロスタイミングが発生する多値信号と して、所定の同期パタンと上記データとを含む伝送フレ ーム単位で送信し、上記受信装置が上記多値信号から上 記ボーレートのクロックを抽出し、該クロックに応じて 上記多値信号から識別データを得るようにした通信シス テムにおいて、

上記受信装置が、上記多値信号と所定のしきい値とのク ロスタイミングを検出するための検出手段と、該検出手 段にスイッチ手段を介して接続され、上記検出手段から の出力に同期して、第1ボーレートクロックを出力する ための同期制御手段と、上記多値信号から識別データを 抽出するための識別手段と、上記第1ボーレートクロッ クと位相の異なる少なくとも1つの第2ボーレートクロ ックを生成し、上記識別データから抽出されるフレーム 同期パタンに応じて、上記識別手段に供給するボーレー トクロックを選択し、選択された上記第1または第2の ボーレートクロックを用いて上記スイッチ手段の切替え 制御をおこなうための選択手段とを備えたことを特徴と する通信システム。

【請求項11】前記選択手段が、前記第1ボーレートク ロックと位相が異なる前記第2のボーレートクロックを 上記第2のボーレートクロックとを選択的に出力するセ レクタ手段と、前記識別手段から出力される識別データ のフレーム同期パタンと所定の同期パタンとが異なる場 合に、上記セレクタを切替え制御する判定手段と、上記 選択手段からの出力に応じて、上記検出手段の出力を前 記同期制御手段に入力する切替え手段とを備えたことを 特徴とする請求項第10項記載の通信システム。

【請求項12】所定のボーレートをもち、かつ、該ボー レートの整数倍の周波数タイミングで基準レベルとのク ロスタイミングが発生する多値信号から該ボーレートの クロックを抽出し、該クロックに応じて上記多値信号か ら識別データを得るためのタイミング抽出方法におい

上記多値信号と所定のしきい値とのクロスタイミングを 検出し、前記多値信号から生成された微分信号が所定の しきい値領域外のときに制御信号を生成し、前記クロス タイミングと上記制御信号との演算結果をもちいて、前 記データ識別点に同期したボーレートクロックの生成 し、上記ボーレートクロックを用いて、上記多値信号か ら識別データを抽出するようにしたことを特徴とするタ イミング抽出方法。

【請求項13】所定のボーレートをもち、かつ、該ボー レートの整数倍の周波数タイミングで基準レベルとのク ロスタイミングが発生する多値信号から該ボーレートの クロックを抽出し、該クロックに応じて上記多値信号か ら識別データを得るためのタイミング抽出方法におい て、上記多値信号と所定のしきいとの第1クロスタイミ ングを検出し、該第1クロスタイミングを選択的に出力 するスイッチ手段を介して入力された信号に同期して、 上記ボーレートクロックを出力し、上記多値信号に所定 処理を行うことによって生成される制御信号に応じて上 記スイッチ手段の切替え制御をおこない、上記ボーレー トクロックを用いて上記多値信号から識別データを抽出 するようにしたことを特徴とするタイミング抽出方法。 【請求項14】前記制御信号は、前記多値信号を第1の しきいを用いて全波整流し、全波整流された信号と第2 のしきいとの第2クロスタイミングを検出することによ って生成することを特徴とする請求項第13項記載のタ イミング抽出方法。

【請求項15】所定のボーレートをもち、かつ、該ボー レートの整数倍の周波数タイミングで基準レベルとのク ロスタイミングが発生する多値信号であって、所定の同 期バタンとデータとを含む伝送フレーム単位で送出され る多値信号から該ボーレートのクロックを抽出し、該ク ロックに応じて上記多値信号から識別データを得るため のタイミング抽出方法において、上記多値信号と所定の しきいとのクロスタイミングを検出し、該第1クロスタ イミングを選択的に出力するスイッチ手段を介して入力 された出力信号に同期して、第1のボーレートクロック 生成するための手段と、上記第1ボーレートクロックと 50 を出力し、上記第1ボーレートクロックと位相の異なる 少なくとも1つの第2ボーレートクロックを生成し、上記第1あるいは第2ボーレートクロックを用いて、上記多値信号から識別された初期の識別データを抽出し、上記識別データから抽出されるフレーム同期パタンに応じて、データ識別点に同期した上記第1あるいは第2ボーレートクロックを選択し、選択されたボーレートクロックを用いて上記スイッチ手段の切替え制御をおとなうようにしたことを特徴とするタイミング抽出方法。

【請求項16】前記データ識別点に同期した上記第1あるいは第2ボーレートクロックの選択は、前記第1ボー 10レートクロックと位相が異なる前記第2のボーレートクロックを生成し、前記初期の識別データから抽出されるフレーム同期パタンと所定の同期パタンとが異なる場合に、上記第1ボーレートクロックと上記第2のボーレートクロックとを選択的に出力するセレクタを切替え制御をすることによっておこなうことを特徴とする請求項第15項記載のタイミング抽出方法。

【請求項17】所定のボーレートで符号化された信号であって、かつ、上記ボーレートから外れたタイミングで基準しきいとのクロスが生じる信号を受信する通信装置 20であって、上記受信信号と所定の第1しきい電圧との第1クロスタイミングを検出するための検出手段と、上記受信信号に所定の信号処理をすることによって得られる制御信号と上記第1クロスタイミングとを用いて、上記クロスタイミングの一部に同期した上記ボーレートのクロックを生成し、該ボーレートのクロックに同期したタイミングで、上記受信信号の状態値を識別するための信号識別手段とから構成することを特徴とする通信装置。

【請求項18】前記信号識別手段は、前記受信信号の微分信号から制御信号を生成するための制御信号生成手段 30 と、上記制御信号と前記第1クロスタイミングとに応じて、上記受信信号の状態値を識別するためのクロックであって、上記ボーレートのクロックを生成するためのクロック生成手段と、生成された上記ボーレートのクロックに同期したタイミングで、上記受信信号の状態値を識別するための識別部とから構成されることを特徴とする請求項第17項記載の通信装置。

【請求項19】前記信号識別手段は、所定の第2しきい電圧を基準として、前記受信信号を全波整流するための整流手段と、該整流手段からの出力信号と所定の第3の 40 しきい電圧との第2クロスタイミングを検出するための第2検出手段と、上記第2クロスタイミングに応じて、前記第1クロスタイミングの一部に同期した上記ボーレートのクロックを生成するためのクロック生成手段と、上記ボーレートのクロックに同期したタイミングで、上記受信信号から状態値を識別するための識別部とから構成されることを特徴とする請求項第17項記載の通信装置。

【請求項20】所定のボーレートで、バーシャルレスポ られている。例えば、バーシャルレスポンス・クラス4ンスクラス4符号化された信号を受信するための通信回 50 符号(以後、単にPR4符号と略す)で、必要なクロッ

路であって、受信信号と所定のしきい電圧とのクロスタイミングを検出するための検出手段と、該クロスタイミングに一致し、かつ、上記ボーレートの2倍の周波数タイミングで受信信号の状態値を識別するための第1の信号識別手段と、上記第1の信号識別手段の出力から1ビット置きに抽出される2列の状態値の内容に応じて、上記クロスタイミングの一部に同期した上記ボーレートのクロック生成手段と、上記クロック生成手段で生成された上記ボーレートのクロック

を用いて、上記第1の信号識別手段の出力から上記受信信号の状態値を識別するための第2の信号識別手段とを備えたことを特徴とする通信装置。

【請求項21】前記クロック生成手段は、前記クロスタイミングに一致し、かつ、前記ボーレートの2倍の周波数タイミングに同期したクロックを生成する同期制御手段と、該クロックを分周することによって得られるクロックであって、互いに位相の異なる上記ボーレートの第1、第2のクロックから第1のクロックを選択するための選択手段と、前記第1の信号識別手段の出力から1ビット置きに抽出される2列の状態値の内容に応じて、前記第2の信号識別手段に供給するための上記第1または第2のクロックを選択するように上記選択手段を制御する制御手段とを備えたことを特徴とする請求項第20項記載の通信装置。

【請求項22】前記制御手段は、前期第1の信号識別手段の出力から1ビット置きに抽出された2列の各状態値の連続した2ビットに、「1, -1」、あるいは「-1, 1」が含まれない状態値を抽出したタイミングに同期する第1または第2のクロックを選択するように前記選択手段を制御することを特徴とする請求項第21項記載の通信装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はディジタル通信システムに関し、特に電話線を伝送媒体として、交換機と端末の間で数メガビット・バー・セカンド以上の高速伝送を行うのに適した通信システムに関する。

[0002]

【従来の技術】ディジタル通信システムでは、受信波形をある基準クロックに同期して識別することにより受信データを得ている。このためには、受信波形から基準クロックを生成する技術、即ちタイミング信号の抽出方式が重要となる。電話線を用いた数メガビット・バー・セカンド以上の高速ディジタル伝送システムにおいては、電話線での信号損失が増え、またクロストーク雑音も増加するため、周波数帯域の狭い多値伝送符号を用いることが望ましい。このような条件下でのタイミング抽出としては、従来、例えばしてタンク回路を用いる方法が知られている。例えば、パーシャルレスポンス・クラス4符号(以後、単位PR4符号と略す)で、必要なクロッ

クを抽出するためには、受信信号を4乗してLCタンク 回路に入力する。

【0003】一方、低速のディジタル伝送においては、 A/D変換器で受信波形をディジタルデータ化し、相関 演算を施してを抽出する方法が知られている。

【0004】また、高速伝送に適用可能で、比較的簡単 なハードウェアで実現できる方法として、ゼロクロス検 出法が知られている。例えば、アイ・イー・イー・イ ー, エヌ・ティー・シー1980 65.4 (IEEE NTC 1980,65. 4) には、しきい値が 0 ボルトの識別器でゼ ロクロス点のタイミングを検出し、この信号をフェーズ ロックト・ループ (PLLと略す)の入力としてタイ ミングロックを抽出する方法が開示されている。この方 法は2値符号のデータ伝送に広く適用されている。

【0005】また、3個AMI符号に適用するために全 波整流を行ってからPLLを用いる方法も提案されてい る。との方法は電子情報通信学会通信方式研究会報告C S81-187に示されている。

[0006]

【発明が解決しようとする課題】上記従来技術のうち、 LCタンク回路を用いる方法は、L、即ちコイルを用い ているため集積回路化が難しく、またLC素子の値のば らつきが特性に影響するため、人手による調整が必要と なる。特にPR4の場合は、4乗回路が必要であり、実 現回路が複雑となる欠点がある。

【0007】また、A/D変換器を用い相関演算を施す 方法は、メガビット・バー・セカンド程度の伝送速度に 適用できるほどの高速のA/D変換器が得られていな 43.

【0008】さらに、ゼロクロス検出法は、多値伝送符 30 号に適用できないという問題がある。多値伝送符号を用 いた時の受信波形の1例を、2値符号の場合と合わせて 第22図に示す。2値信号301のゼロクロス点305 に必ずクロック302の立下りを同軸させれば、クロッ ク302の立上りが正しい識別点となる。ところが、多 値符号の1例である3値符号の受信波形303のゼロク ロス点306a、306bにクロックを同期させようと すると、立下りがゼロクロス306aに同期したクロッ ク304 a と、ゼロクロス306 b に同期したクロック 304bの2種類が生じ、実際にはゼロクロス点306 aと306bとの出現確率に応じて、クロック304a または304b、あるいはその中間の位相のクロックが 偶然に出力されてしまい、データの識別が正しく行えな いという問題がある。一般にN値符号を用いると、N-1種類の位相の異なるクロックが生ずる可能性がある。 従来のゼロクロス検出法では、この時安定したクロック を出力することができない。

【0009】さらに、全波整流回路とPLLを用いる方 法は原理的には多値符号に適用できるが、全波整流とい 実現できないことが多い。

【0010】本発明の目的は、多値伝送符号を適用した 時に正しいクロックが抽出でき、且つ、数メガビット・ パー・セカンド以上の高速伝送にも適用でき、実現回路 のLSI化に適したタイミング抽出方式を提供すること である。

[0011]

【課題を解決するための手段】上記目的を達成するため に、大きく分けて2つの方法がある。1つの方法は、き 10 ずN-1種類のゼロクロスタイミングから、識別点に一 致したゼロクロスタイミングのみを弁別し、次にそのタ イミング情報をPLLに入力してボーレートクロックを 得る方法である。もう1つの方法は、まずN-1種類の ゼロクロスタイミングすべてに対してPLLを用いてボ ーレートのN-1倍クロックで同期をとり、次にこのク ロックを分周して得られるN-1種類の互いに位相の異 なるボーレートクロックから1つのクロックを弁別する 方法である。この時、弁別のために符号特有の性質を反 映した特定のビット列やフレーム同期パターン、トレー 20 ニングパターン等が用いられる。

【0012】前者の方法における弁別にはたとえば次の 方法が適用できる。第1に、符号特有の性質を反映した 特定のビット列を受信した時のみ、ゼロクロス検出器の 出力をPLLに送る方法がある。第2に、信号の傾き大 きい時のゼロクロスタイミングを選ぶ方法がある。信号 の傾きは、例えば微分器を利用して検出できる。第3に 全てのゼロクロスタイミング情報をPLLに送り、後で 余計なゼロクロスタイミング情報を引き去る方法があ る。

【0013】上述した方法のうち、まず1種類のゼロク ロスタイミングを弁別してからPLLでボーレートクロ ックを生成する方法について述べる。

【0014】上記第1の弁別方法では、特定のパターン によって、希望のゼロクロスタイミングのみを弁別す る。例えばPR4符号のような相関性のある符号では、 過去に受信した識別パターンから、次のタイムスロット にゼロクロス点が現れるかどうかを判定できる場合があ る。一方、ゼロクロス点は、識別点と一致するか、2つ の識別点の中央にあるかのいずれかであるから、特定バ ターンを受信してから半タイムスロット程度の期間だ け、ゼロクロス・タイミングを検出するようにすれば、 識別点の中央にあるゼロクロス・タイミングのみを検出 できる。

【0015】上記第2の弁別方法では、波形の傾きによ ってゼロクロス点を分類、弁別する。傾き、即ち変化率 は、微分器を通すことにより知ることができる。多値符 号は、一般的に、正のピークから負のピークまで変化す るとき、傾きが最も大きい。また、この時生ずるゼロク ロス点は、丁度識別点の中央に位置するため、第1の方 う非線形処理での精度劣化があり、実用上十分な精度が 50 法で述べた理由により都合が良い。そこで、微分器の出 力電圧をモニタし、或るレベルを越えた時のみゼロクロ ス検出を行えば、識別点の中央のゼロクロス・タイミン グのみを弁別できる。

【0016】第3の弁別方法では、後で余計なゼロクロ ス点の情報を引き去る。クロック生成にPLLを用いた 場合、先ず位相比較器によりゼロクロス・タイミングと VCXOの出力クロックの位相と比較し、その位相差を ループフィルタで蓄積、平滑した後、VCXOの出力ク ロックを制御する。すなわち、ゼロクロスタイミングが 入力してからVCXO出力クロックが制御されるまでの 10 間に、或る程度のタイムラグがある。そとで、例えば、 全てのゼロクロス・タイミングから得られた位相差を先 ずループフィルタに入力しておき、上記タイムラグ以内 に識別点の中央以外でのゼロクロスタイミングによる位 相差を引き去る。とのようにすれば、最初から希望のゼ ロクロスタイミングだけを入力するのと同じ効果が得ら れる。

【0017】次に、ボーレートのN-1倍クロックを用 いてすべてのゼロクロス点に同期し、続いて1つのボー レートクロックを弁別する方法について述べる。

【0018】 この時、符号の特有の性質を反映した特定 のビット列が用いられる。ゼロクロスタイミングの弁別 に際し、隣接する2つの識別点の丁度中央にあるゼロク ロスタイミングを弁別する時、ボーレート・クロックの 立下りで上記タイミングに同期させれば、クロックの立 上りが識別点と一致するので都合が良い。このようなゼ ロクロス点は、例えば信号が「1」から「-1」へ変わ る途中で現れる。換言すれば、2つの隣接する識別点で の値をモニタし、絶対値が同じで符号が逆のパターンが 検出されれば、希望のゼロクロス点が発生している。

【0019】そこで、ゼロクロス点の発生と2点の識別 値とをモニタしながら、ボーレートクロックを順番に切 換え、ゼロクロス点が発生した時に上記パターンが検出 できれば、その時のクロックは正しい判定できる。

【0020】また、符号の相関性より発生し得ないバタ ーンが検出されれば、その時のボーレートクロックは誤 りと判定できる。例えば、PR4符号では、「1.1. 1」や「-1, -1, -1」、あるいは「1, -1. 1」、「-1,1,-1」等のバターンは発生しない。 或るボーレートクロックによって識別された値から上記 40 のような符号側バイオレーションパターンが検出されれ ば、そのボーレートクロックは誤りである。

【0021】さらに、弁別にフレーム同期パターンを利 用することもできる。この場合は、誤ったタイミングで データを識別した場合、異なるフレーム同期パターンが 検出されるはずである。従って、フレーム同期バターン は、同じ値が連続しないパターンが望ましい。同じ値が 連続すると、識別タイミングがずれても識別値が変化せ ず、誤りを検出できないことがある。特に「1, -1」 または「-1,1」を含むフレーム同期パターンを用い 50 出でき、弁別回路05により1種類の交叉タイミングの

ると、正しい位相のクロックでは「1, 1」が識別され るのに対して、半相ずれたクロックで識別すると必ず 0 が現れるのでクロックの正誤の判定が容易である。との ようにして、或るボーレートクロックが弁別された時、 そのクロックが正しいか誤りかを検出できる。弁別の候 補のクロックはN-1個であるから、順番にクロックを 切り換えながら識別器を動作させ、誤りが検出されなけ れば切換えるのをやめるようにする。また、N-1個の 判定回路をそれぞれN-1個のクロックで動作させて、 正しい識別が行われたクロックを選択すれば、上記切換 の手間は不要である。さらに、判定回路および識別器を N-1倍クロックで動作させ、正しい識別が行われるク ロック位相を正しいクロック位相とみなして、ボーレー トクロックが立上るようにしても良い。

[0022]

【発明の実施の形態】以下、本発明の実施例を図面を参 照して説明する。

【0023】第1図は本発明のタイミング抽出部の一実 施例を示す概略図である。タイミング抽出部 0 1 は、ゼ ロクロス検出部2、PLL3、分周器4、弁別部5から 20 構成される。02は識別器である。ゼロクロス検出部2 によりN値信号よりN-1種類のゼロクロスタイミング が検出される。PLL3はボーレートのN-1倍のクロ ックを生成し、すべてのゼロクロス点に同期する。分周 器4はN-1倍クロックから互いに位相の異なるN-1 個のボーレートクロックを生成する。弁別部5は識別器 02の出力データを用いて、ボーレートクロックを1つ 選択する。

【0024】第2図は本発明のタイミング抽出部の他の 実施例を示す概略項である。タイミング抽出部01はゼ ロクロス検出部伎2、弁別部05、PLL3より構成さ れる。02は識別器である。ゼロクロス検出部2はN値 符号からN-1種類のゼロクロスタイミングを検出す る。弁別部05はN値信号を用いてN-1種類をゼロク ロスタイミングから1種類のボーレート周期を単位とし て現れるゼロクロスタイミングのみを弁別する。この弁 別は識別器2の出力データを用いて行なうことも可能で ある。PLL3は弁別部05の出力であるゼロクロスタ イミングに同期してボーレートクロックを出力する。

【0025】第21図は第1図で述べた実施例の一変形 例である。タイミング抽出部01は、しきい値発生回路 03,交叉タイミング検出部04、弁別回路05、クロ ック生成回路06から構成される。02は識別器であ る。しきい値発生回路03は、交叉タイミング検出部0 4にしきい値電圧を供給し、受信信号としきい値レベル が交叉するタイミングを検出する。尚、0ボルトを中心 に正負に振れる平衡符号を用いる場合は、しきい値電圧 を0ボルトにとるのが最も有効である。このようにし て、N値信号に対してN-1種類の交叉タイミングを検 みを抽出できる。この弁別は識別器02の出力を用いて 行われる。クロック生成回路06は、上記一種類の交叉 タイミングに同期したボーレートクロックを生成する。 【0026】第23図は第2図で説明した弁別部05の 一実施例を示すものである。弁別部05は全波整流器0 30、ゼロクロス検出部031、イネーブル生成部03 2, スイッチ033より構成される。全波整流器030 によって整流された信号には識別点と一致するゼロクロ ス点がなくなり、ゼロクロス点は識別点と識別点の中央 付近に集まってくる。とのゼロクロス点をゼロクロス検 10 出器031で検出し、最初にとられたゼロクロスタイミ ングをトリガにしてイネーブル信号を生成する。この処 理はイネーブル生成部032で行われる。余分なゼロク ロス点を検出しないためには、イネーブル信号の中はタ イムスロット中に比べて十分狭くすることが望ましい。 イネーブル信号によりスイッチ033が開閉され、隣接 する識別点のちょうど中央にあるゼロクロス点だけが弁 別される。PLL3はゼロクロス点に同期してボーレー トクロックを生成する。このクロックの立下りはちょう ど識別点に一致する。

11

【0027】また、第24図は第2図で説明した弁別部 05の別の実施例である。弁別部05はスイッチ040 遅延041、セレクタ042、インバータ043、フレ ーム同期回路044から構成される。スイッチ040 が、ボーレート周期でゼロクロスタイミングを弁別する ためのスイッチである。スイッチ040の制御は以下の 手順で行われる。PLL3はボーレートクロックを生成 するが、このクロックは立上りまた立下りが識別点に同 期している。インバータ043を用いて、互いに逆相の 2つのボーレートクロックが生成される。識別器02お よびフレーム同期回路044を用いて、セレクタ042 は1つのボーレートクロックを選択する。 このクロック に適切な遅延041をかけて、スイッチ040を制御す る。これにより、識別点に一致しないゼロクロスタイミ ングのみを除くことができる。また、セレクタ042の 制御はフレーム同期回路044の代わりに、符号側バイ オレーション検出器やトレーニングパターン照号器を適 用することもできる。

【0028】第3図は、上記タイミング抽出部01がし SIに内蔵される場合の1実施例を示す。送信フィルタ 013, 符号化器014, スクランプラ015により送 信回路016が構成される。送信データは、スクランブ ラ015により、スクランブルされたバイナリーデータ となり、符号化器014により伝送符号化されて、送信 フィルタ013を介して出力される。スクランブラ01 5は、タイミング抽出の難しい特定パターンが連続して 送信されないようにするために必要である。この時、符 号化器014、およびスクランブラ015は、送信クロ ックに従って動作する。送信信号は、送信トランス01 8 a、電話線019 aを介して送信される。

【0029】一方、タイミング抽出部01, 識別器0 2, 等化器09, 復号器010, デスクランプラ011 により受信回路012が構成される。電話線019b, 受信トランス018bを介して受信された信号は、等化 器09により電話線019bで生じたロスを補償され、 識別器02でディジタルデータに変換された後、復号器 010でバイナリーデータに変換され、更に、デスクラ ンプラ011により、スクランプラ015によってかけ られたスクランブルが解かれる。01は、識別器02, 復号器010、デスクランプラ011を復号するための クロックを生成するタイミング抽出回路01である。上 記送信回路016と受信回路012は、同一の半導体基 板上に伝送回路LSIO17として形成できる。

12

【0030】第4図は、上記伝送回路LIS017を適 用した通信システムの1実施例を示す。020は通信に 必要な各種の処理を行うプロトコル処理部であり、伝送 回路LSIO17と共に通信インタフェース021を構 成する。通信インターフェース021は、データ端末0 22aおよび電話機022bとの間で信号を送受信す る。上記データ端末022a,電話機022bおよび通 信インタフェース021から成る端末023と、交換機 027とは、電話線019を介して通信を行う。交換機 027も内部に伝送回路LSI017を備えており、こ れにより交換回路026との間での信号を送受信する。 【0031】次に、第1図で説明した実施例でのタイミ ング抽出部01の構成について具体的に説明する。ま ず、第1の実施例を第5図および第6図により説明す る。

【0032】第5図は、4MbpsのPR4符号を適用 する場合の受信回路の1実施例を示すブロック図であ る。本受信回路は、等化器09,ゼロクロス検出器2, 弁別回路05, クロック生成回路06、および識別器0 2により構成される。弁別回路05は、PLL3と、バ ターン選択回路8と、アップダウンカウンタ9より構成 される。さらにPLL3は、位相比較器10と、ループ フィルタ11と、8MHzを中心周波数に持つVCXO 12とから構成され、クロック生成回路06は分周器4 と、NOTゲート5と、スイッチ6より構成される。 【0033】第6図は、本実施例の動作を表すタイミン 40 グチャートである。100は等化器1の出力波形、10 1はゼロクロス検出器2の出力、102はVCXO12 から出力される8MHzのクロック、103はクロック 102を分周して得られる4MHzのクロック、104 はクロック103でのパターンチェック信号、105は クロック103による識別器、106はクロックが10 3の時のエラー信号、107はクロックが103の時の ノンエラー信号である。また、108は、クロック10 2を分周して得られる4MH2のクロックであり、10 3とは逆の位相をもつ。109はクロック108でのバ 50 ターンチェック信号、110はクロック108による識 別値、111はクロックが108の時のエラー信号、1 12はクロックが108の時のノンエラー信号である。 113はタイミング、114は識別点のタイミングを示 す。

13

【0034】等化器09の出力波形100は、ゼロクロ ス検出器2に入力され、とれによりゼロクロスタイミン グ101が抽出される。この時、ゼロクロス検出器2に 数百mVの不感帯を設けておけば、「0」レベルが連続 して入力された時、雑音によるゼロクロスタイミングの 誤検出を防ぐことができる。この後、ゼロクロスタイミ 10 ング101は、位相比較器10とループフィルタ11と を経て、VCXO12に入力される。3値符号であるP R4符号では、1タイムスロット当り、3-1=2個の ゼロクロス点が得られる。そとで、VCXOは、出力周 波数が4MHz×2=8MHzを中心にしてあまり大き く変わらないように設計する。これにより、ゼロクロス タイミング101が周期的でなくとも安定した周波数の クロック102を出力できる。

【0035】PLL3から出力されたクロック102 される。また、NOTゲート5により逆相のクロック1 08が生成される。スイッチ6は、上述したクロック1 03と108のいずれかを選択して識別器02に入力す る。この選択は、パターン選択回路8と、アップダウン カウンタ9との作用により行なわれる。

【0036】ととに、パターン選択回路の動作を第7図 を参照して説明する。識別器02は、比較器20,21 およびラッチ22、23より構成される。また、パター ン選択回路8は、シフトレジスタ24、25およびゲー ト26~32で構成されている。PR4符号の波形10 0の特徴に注目すると、「1」から「-1」(又は「-1」から「1」)への推移中のゼロクロスタイミング1 13では、信号の傾きが大きく、雑音によるタイミング ジッタが小さい。このタイミング113は、正しい識別 点114の中点に位置する。この時、クロック108の 立下りが、ゼロクロスタイミング113に一致し、クロ ス108の立上りは正しい識別器114と一致する。 【0037】本実施例では、クロック108をクロック 102から生成し、クロック108の立上りで受信波形 を識別する。ととで、先ず第5図に示したスイッチ6 が、誤ったクロック103を選択している場合を仮定す ると、比較器20,21、ラッチ22,23により、識 別されたデータ105が出力される。さらに、2bit のシフトレジスタ24,25を経て、ゲート26,2 7, 28, 29により、パターン「1, -1」および 「-1,1」の選択が行なわれる。上記パターンが得ら れた場合はゲート29の出力がHレベルになり、得られ ない場合はゲート28の出力がHレベルになる。一方、 ゼロクロス信号101の立上りと、クロック103の立

がゲート30の出力として得られる。上記パターンチェ ック信号は、ゲート31と32に入力される。これは、 タイミング113の前後の識別値が「1,-1」、また は「-1,1」であるかどうかを判定することに相当す る。該パターンが得られた場合、ノンエラー信号107 がゲート32より出力され、第5図のアップダウンカウ ンタ9の値が1だけ減少する。また、 酸パターンが得ら れない場合、エラー信号106がゲート31より出力さ れ、アップダウンカウンタ9の値が1だけ増加する。ク ロック103によって、識別器02およびパターン選択 回路8が動作する間は、エラー信号106のパルス数が ノンエラー信号107の数を上回り、アップダウンカウ ンタ9の値はどんどん増加する。この値が所定値を超え ると、アップダウンカウンタ9から切換信号が出力さ れ、スイッチ6が切り換わる。これにより、正しいクロ ック108によって、識別器02およびパターン選択回 路8が動作することになる。この時、エラー信号111 は出力されず、ノンエラー信号112のみが出力され る。従って、アップダウンカウンタ9の値は「0」で安 は、分周器4によって4MHzのクロック103に変換 20 定し、スイッチ6はこのまま維持され正しい識別が行わ れる。

> 【0038】上記実施例ではバターン「1,-1」また は「-1,1」を検出すれば、その時選択されていた4 MHzクロックが正しいとみなすようにしている。これ とは逆に、例えば以下に示す4種類のパターン、即ち  $\lceil 1, 1, 1 \rfloor, \lceil -1, -1, -1 \rfloor, \lceil 1, -1, -1 \rangle$ 1」、「-1、1、-1」のようなPR4符号パイオレ ーションパターンを検出した場合、その時選択されてい たボーレートクロックは誤りであると判断するようにし てもよい。

【0039】次に、弁別部05の第2の実施例を第8図 を参照して説明する。弁別部05はセレクタ050とフ レーム同期回路051より構成される等化器09より出 **力されたN値信号から、ゼロクロス検出器2はN-1種** 類のすべてのゼロクロスタイミングを出力する。PLL 3はすべてのゼロクロスタイミングに同期して、ボーレ ートのN-1倍クロックを生成する。PR4伝送符号が 適用された場合、ボーレートをfbと以下記述すること にすると、PLL3つの出力クロックの周波数は2fb 40 である。分周器4は互いに逆相の2つのボーレートクロ ックを生成する。セレクタ050はフレーム同期回路0 51の出力によって制御され、1つのボーレートクロッ クを弁別する。フレーム同期回路051は、セレクター 050で選択されたボーレートクロックによって動作す るため、選択されたボーレートクロックが識別点に同期 したものであれば、正しいクレーム同期パターンが検出 されたフレーム同期は正しく行なわれる。一方、選択さ れたボーレートクロックが識別点からずれたクロックで あれば、フレーム同期パターンが正しく識別されず、フ 下りが一致する場合には、パターンチェック信号104 50 レーム同期が確立しない。フレーム同期が一定時間確立 しなければ、セレクタ050は現在選択されているボー レートクロックと逆相のクロックを選択する。このクロ ックは識別点に同期したクロックだと判定できるため、 フレーム同期は確立しセレクタは安定することになる。 ただし、識別器02の直前のフレーム同期パターンが、 例えば[-1, -1, -1, -1, -1, -1, -1,- 1」など同じ値が連続するものであれば、識別点から ずれたクロックを用いても正しい識別が行われることも あり得る。これを防ぐために、フレーム同期パターンは 同じ値が連続しないパターンを含むことが望ましい。特 10 にPR4符号を伝送符号として適用する場合は、フレー ム同期パターンに「1,-1」または「-1,1」を含 むパターンを用いると良い。この時、識別点に一致した クロックでは、正しく「1, -1」または「-1, 1」 の認識が行われるが、逆相のクロックでは、 $1 \rightarrow -1$ ま たは-1→1の変化途中にある0を識別することにな る。こうすると、正しいクロックによる識別では現れな い0が、逆相クロックでは識別値として必ず現れるため 判定に便利となる。

【0040】第9図は第8図で説明した実施例の一変形 20例である。弁別部05はセレクタ050および2つのフレーム同期回路051a・bより構成される。フレーム同期回路051a・bは、分周器4で生成された互いに逆相のクロックにより動作する。フレーム同期が確立した方のクロックをセレクタ050で選択すれば良い。またラッチ052は正しいクロックでデータを打ち抜くためのものである。この実施例は、ハード量は増えるもののボーレートクロックを一定時間ごとに切り換える必要がないという利点がある。

【0041】また第25図は第8図で説明した実施例の 30別の変形例である。弁別部05は分周器4とフレーム周期回路051より構成される。フレーム同期回路051 および識別器02はボーレートの2倍の周波数2fbで動作する。フレーム同期回路は識別器2の出力データを1タイムスロット置きに蓄えてフレーム同期パターンの照合を行う。フレーム同期が確立した瞬間に分周器4はリセットされ、出力のボーレートクロックの位相が確立することになる。この変形例では、識別器02をボーレートの2倍のクロックで動かすことになるため、高速伝送の際に回路動作上の問題を起こすことがある。この場合は識別器を2つ用意して、それぞれを互いに逆相のボーレートクロックで動作させ、2つの出力のOR論理をとれば良い。

【0042】以上の実施例では、フレーム同期回路05 1の代わりに、符号則バイオレーション検出器やトレーニングパルス照合器も適用可能である。

【0043】次に、本発明の弁別回路の第3の実施例を 説明する。本実施例も4MbpsのPR4符号に適用す る例であるが、PLLは8MHzではなく4MHzのク ロックを出力する。 【0044】第10図は本実施例のブロック図を示す。 との回路は等化器09、ゼロクロス検出器2,弁別回路 05,識別器02より構成され、弁別回路5は、PLL 3,バターン選択回路8,ゲート60からなる。また、 PLL3は、位相比較器10,ループフィルタ11,V CXO12から構成される。

16

【0045】第11図は上記実施例の動作を示すタイミングチャートであり、100は等化波形、101はゼロクロスタイミング、113はタイミング、114は識別点のタイミング、120はクロックの初期位相、121はクロック120による識別値、122は120と121より生成されるイネーブル信号、123はPLL3に送られるタイミング情報、124はクロックの収束値を示す。

【0046】第12図は、バターン選択回路8および周辺回路の構成である。識別器02は比較器21,21、ラッチ22,23より構成される。バターン選択回路8は、2bitシフトレジスタ24,25およびゲート61,62,63から構成される。ゲート63の出力はゲート60へ出力される。

【0047】等化器09の出力波形100は、ゼロクロス検出器2に入力されゼロクロスタイミング101が出力される。このとき、VCXO12の初期クロック位相が120であれば、ゼロクロスタイミング101とクロック120とが位相比較器10で比較され、タイミング101の立上りとクロック120の立下りが一致するように動作する。ここで、ゼロクロスタイミング101の全てのバルスが位相比較器10に送られるものと仮定すると、クロック120の立下りは、タイミング113とタイミング114の両方に同時に一致しようと働き、結果的に位相が安定しないことになる。

【0048】そこで、本実施例では、タイミング113 で立上るパルスのみを位相比較器10に送るようにす る。この動作は、識別器02,パターン選択回路8,ゲ ート60の共同作用により以下のように行われる。先 ず、初期クロック120に同期して、識別器02が識別 値121を出力する。識別値が次の4種類のパターン、 すなわち、「-1, 1」,「0, 1」,「0, -1」, 「-1,-1」のいずれかと一致する場合、半タイムス ロット=125nsのイネーブル信号を122を生成す る。この動作はシフトレジスタ424、25およびゲー ト61,62,63によって行われる。ゼロクロスタイ ミング101とイネーブル信号122とのAND信号1 23がゲート60より出力される。信号123は、位相 比較器10に入力され、信号123の立上りとクロック 120の立下りとが一致するように動作する。 最終的 に、VCXOの出力は124となって安定し、クロック 124の立上りが正しい識別点と一致する。

【0049】次に、本発明の弁別回路の第4の実施例を 50 説明する。本実施例は、受信波形のゼロクロスタイミン グのうち、波形の傾きが大きいタイミングのみをPLL に入力する方法である。

【0050】第13図は本実施例のブロック図である。 等化器09,ゼロクロス検出回路2,弁別回路05,識 別器02より構成される。弁別回路05は、PLL3、 微分器70, ゲート60, 71~73で構成されてい る。さらに、PLL2は位相比較器10. ループフィル タ11, VCXO12より構成される。

【0051】第14図は上記実施例の動作を示すタイミ ングチャートである。100は等化波形、101はゼロ 10 クロスタイミング、113はタイミング、130は10 0の微分波形、131はイネーブル信号、132はタイ ミング情報、133は出力クロックである。

【0052】本実施例では、等化波形100から抽出し たゼロクロスタイミング101のうち、立上りタイミン グが113となるパルスだけを位相比較器10に送る。 そのために、微分器70により等化波形100の微分波 形130を生成し、比較器71,72およびゲート73 により、微分波形130がしきい値V以上、あるいは-V以下となる区間をイネーブル信号131として検出す 20 る。イネーブル信号131とゼロクロスタイミング10 1との論理和をゲート60でとり、出力信号132を位 相比較器10个入力する。最終的にVCXOから出力さ れるクロック133は、その立下りがタイミング情報1 32の立上りに同期する。従って、クロック133の立 上りは、正しい識別点114に一致する。

【0053】次に、第15図~第17図を参照して本発 明の弁別回路の第5の実施例を説明する。本実施例は4 Mbpsの2B1符号に適用されるものである。この場 合、ボーレートは2Mbaudであるから1タイムスロ ットが500nsとなり、ゼロクロス位相は4-1=3 個となる。PLLは、ボーレートの3倍である6MHz で動作し、等化波形のゼロクロスに同期する。

【0054】第15図は本実施例の全体構成を示すブロ ック図であり、等化器09,ゼロクロス検出器2,弁別 回路05、クロック生成回路06、および識別器02よ り構成される。弁別回路O5は、PLL3、パターン選 択回路8、アップダウンカウンタ9より構成される。ま た、クロック生成回路6は、3倍分周器83、スイッチ 84より構成される。上記PLL3は位相比較器10, ループフィルタ11, VCXO12からなる。

【0055】第16図は上記実施例の動作を示すタイミ ングチャートであり、140は等化波形、141はゼロ クロス・タイミング、142は6MHzのクロック、1 42.143.144はそれぞれ位相の異なる2MHz クロックa, b, cであり、どれもクロック142の3 倍分周で生成される。146はクロック143による識 別値、147はクロック143の場合のイネーブル信 号、148はエラー信号、149はノンエラー信号であ る。また、150はクロック145による識別値、15 50 【0058】次に、本発明の弁別回路の第6の実施例を

1はイネーブル信号、152はエラー信号、153はノ ンエラー信号、153、154、155はタイミングで

【0056】第15図はバターン選択回路8およびその 周辺回路の詳細図である。分周器83、スイッチ84、 識別器02,パターン選択回路8,アップダウンカウン タ9で構成されている。識別器02は比較器91,9 2. 93 およびラッチ94, 95, 96 により構成され る。またパターン選択回路8は、シフトレジスタ97、 98,99およびゲート200~208より構成されて いる。

【0057】等化器09の出力波形140は、ゼロクロ ス検出器2に入力され、ゼロクロスタイミング141が 出力される。この信号141は3種類のゼロクロスタイ ミング153, 154, 155を持っている。PLL3 は、タイミング153,154,および155に立下り が同期した6MHzのクロック142を出力する。クロ ック142を分周器83で3倍分周することにより、互 いに位相が異なる2MHzの3つのクロック143, 1 44.145が生成される。最初に、スイッチ84によ りクロック143が選択されている場合を考える。 識別 器02は、クロック143に同期してデータを識別し (146)、シフトレジスタ97, 98, 99へ送る。 ここで、次に示す4種類のパターン、すなわち「3.-3」、「1、-1」、「-1、1」「-3、3」のいず れかが検出された場合、ゲート205の出力がHレベル になる。もし検出されない場合は、ゲート204の出力 がHレベルになる。一方、ゲート206は、クロック1 43の立下りと同時に立上るゼロクロスタイミング14 1のパルスを選び出し、イネーブル信号147を出力す る。イネーブル信号147がHレベルで、且つ、ゲート 205の出力がHレベルの時は、ゲート208はノンエ ラー信号149を出力し、アップダウンカウンタ9の値 が1だけ下がる。また、イネーブル信号147がHレベ ルで、且つゲート204の出力がHレベルの時は、ゲー ト207はエラー信号148を出力し、アップダウンカ ウンタ9の値を1だけ増える。この操作は、クロック1 43の前後の識別値をモニタし、正しいバターンを識別 しているかどうかを確認する操作に相当する。クロック 40 143に従うと、エラー信号148の方にパルスが出力 され、アップダウンカウンタ9の値は増加し、或るしき い値を超えると、切換信号が出力され、スイッチ84が 切り換えられる。クロック145が選択されると、識別 値150とイネーブル信号151が生成され、エラー信 号152およびノンエラー信号153が出力される。ノ ンエラー信号153の方にパルスが出るので、アップダ ウンカウンタ9の値は「0」に落ち着き、スイッチ84 は安定する。との時、クロック145の立上りが正しい 識別点である。

説明する。本実施例は4Mbpsの2BlQ符号に適用 されるものである。本実施例では2MHzのクロックを 直接抽出する。第18図は本実施例の全体構成を示すブ ロック図であり、等化器09、ゼロクロス検出器2、弁 別回路05、識別器02より構成される。弁別回路05 はDPLL210とパターン選択回路8より構成され る。また、DPLL210は、位相比較器212, アッ プダウンカウンタ213,可変分周器214より構成さ れる。

【0059】第19図は上記実施例の動作を表すタイミ ングチャートであり、140は等化波形、160はゼロ クロスタイミング、161はクロック初期位相162は タイミング信号、163はクロック161による識別 値、164はゼロクロスタイミング161の1タイムス ロット遅延、165はイネーブル信号、166はエラー 信号である。

【0060】第20図は、上記第18図におけるパター ン選択回路8、位相比較器212および周辺回路の詳細 図である。02は識別器、213はアップダウンカウン タ、214は可変分周器である。識別器02は比較器9 1.92,93およびラッチ94,95,96より構成 される。パターン識別回路8はシフトレジスタ97、9 8,99およびゲート200~203およびゲート22 0により構成される。さらに位相比較器はフリップフロ ップ221,シフトレジスタ222,ゲート223によ り構成される。

【0061】等化器09の出力波形140は、ゼロクロ ス検出器2に入力され、これによりゼロクロスタイミン グ160が出力される。2MHzクロックの初期位相が 161であったと仮定すると、位相比較器212はゼロ 30 クロスタイミング160とクロック161を比較し、タ イミング信号162を出力する。この処理はフリップフ ロップ221により行われ、タイミング信号162のバ ルス数だけ、アップダウンカウンタ213の値が増加す る。アップダウンカウンタ213の値が或るしきい値を 上回ると、UP信号が出力され、可変分周器214の分 周比を1つ上げる。例えば、最初に分周比が128MH z/2MHz=64の状態でUP信号を受信すると、分 周比は65に上がり、クロック周波数が下がって収束方 向へ向かう。しかしながら、この時タイミング信号16 40 2は、3種類のゼロクロス位相167,168,169 を含んでいる。クロックを同期させたいタイミング位相 は167のみがあるから、本実施例では、例えば以下の 処理により余分なパルスを除去する。

【0062】クロック161に同期して識別器02が識 別値163を出力する。さらに、バターン選択回路8 が、以下に示す4種類のパターン、即ち「3. -3」、 「1,-1」「-1,1」,「-3,3」以外のパター ンを検出したとき、イネーブル信号165を出力する。 一方、シフトレジスタ222は、ゼロクロスタイミング 50 【図15】本発明の弁別回路の第5の実施例を示すブロ

160を1タイムスロット、即ち550ns遅延させ信 号164を出力する。信号164とイネーブル信号16 5の論理和がエラー信号166であり、ゲート223よ り出力される。エラー信号166のパルス数は、誤って 計数されたパルス数を表し、この数だけアップダウンカ ウンタ213の値が小さくなる。本実施例では、タイミ ング信号162のパルス数は6個であり、またエラー信 号166のパルス数は3個であって、両者の差は3個で ある。これは、所望のタイミング位相167に同期した パルスの数3個と一致する。この作用により、アップダ ウンカウンタ213では所望のタイミング位相167に 同期したパルスの個数を計数することになる。従ってD PLL210は、タイミング位相167に同期した2M Hzのクロックを出力して安定する。この実施例は、ゼ ロクロス検出後ある程度時間がたたないと、そのゼロク ロス点が正しいかどうかわからない時に特に有効であ る。

20

[0063]

【発明の効果】以上の説明から明らかな如く、本発明に 20 よれば、全ての多値符号に適用でき、数メガビット・パ ・・・セカンド以上の高速伝送に適用でき、かつ実現回路 のLSI化に適したタイミング抽出方式を提供できる。 【図面の簡単な説明】

【図1】本発明の1実施例を示すシステム構成を示す図 である。

【図2】別の実施例を示すシステム構成を示す図であ

【図3】本発明を適用した伝送回路LSIの1実施例を 示すブロック図である。

【図4】本発明を適用した通信システムの1実施例を示 すブロック図である。

【図5】本発明の弁別回路の第1の実施例を示すブロッ ク図である。

【図6】図5回路の動作を説明するためのタイミングチ ャートである。

【図7】図5の主要部分の詳細を示す回路図である。

【図8】本発明の弁別回路の第2の実施例を示すブロッ ク図である。

【図9】図8の実施例の一変形例である。

【図10】本発明の弁別回路の第3の実施例を示すブロ ック図である。

【図11】図10回路の動作を説明するための信号タイ ミングチャートである。

【図12】図10回路の主要部分の詳細を示す回路図で

【図13】本発明の弁別回路の第4の実施例を示すブロ ック図である。

【図14】図13回路の動作を説明するための信号タイ ミングチャートである。

22

ック図である。

【図16】図15回路の動作を説明するための信号タイ ミングチャートである。

【図17】図15回路の主要部分の詳細を示す回路図で ある。

【図18】本発明の弁別回路の第6の実施例を示すブロ ック図である。

【図19】図18回路の動作を説明するための信号タイ ミングチャートである。

【図20】図18回路の主要部分の詳細を示す回路図で 10 011…デスクランブラ、 ある。

【図21】図1の実施例の1変形例である。

【図22】本発明の原理を説明するタイミングチャート である。

【図23】図2の実施例での弁別回路の一実施例を示す 図である。

【図24】図2の実施例での弁別回路の別の実施例を示 す図である。

【図25】図8の実施例の別の変形例である。


### \*【符号の説明】

- 01…タイング抽出部、
- 02…識別器、
- 03…しきい値発生回路、
- 04…交叉タイミング検出部
- 05…弁別回路、
- 06…クロック生成回路、
- 09…等化器、
- 010…復号器、
- - 0 1 2 … 受信回路、
  - 0 1 4…符号化器、
  - 015…スクランブラ、
  - 0 1 6 …送信回路、
  - 017…伝送回路LSI、
  - 019…電話線、
  - 021…通信インタフェース、
  - 023…端末、
  - 027…交換機。

[図1]


\*

## 図




(図2)


# 図 2



## 【図3】




[図4]




【図5】

# 図 5




【図6】






【図7】


図 7



【図8】




【図9】





【図10】

図 10











【図13】




[図14]




【図15】


図 15




【図17】




【図16】




[図18]




【図20】









【図21】




【図23】



[図24]



【図25】



### フロントページの続き

(72)発明者 西田 繁男

東京都国分寺市東恋ケ窪1丁目280番地株

式会社日立製作所中央研究所内

(72)発明者 間瀬 一郎

神奈川県横浜市戸塚区戸塚町216番地株式

会社日立製作所戸塚工場内

(72)発明者 森田 隆士

神奈川県横浜市戸塚区戸塚町216番地株式

会社日立製作所戸塚工場内

(72)発明者 山下 聡一

神奈川県横浜市戸塚区戸塚町180番地日立

通信システム株式会社内